Forscherteam um Passauer Informatiker gewinnt Best Paper Award

„Solche Schaltungen kommen etwa in Unterhaltungselektronik und Haushaltsgeräten, aber auch in sicherheitskritischen Systemen wie Kraftfahrzeugen, Industriesteuerungen oder Kraftwerktechnik zum Einsatz“, erklärt Ilia Polian. „Da ihre Fertigung einen hochkomplexen Prozess mit mehreren Hundert Schritten darstellt, sind sie anfällig für Defekte.“

Defektbehaftete Schaltungen werden nach der Fertigung mittels Anwendung von sogenannten Testmustern aussortiert, um ihre Auslieferung und Integration in Systeme zu verhindern, die ansonsten ausfallgefährdet wären. Dabei hängt die Qualität der Testanwendung grundlegend mit der akkuraten Berücksichtigung des Zeitverhaltens einzelner Schaltungselemente zusammen.

„Die Schwierigkeit besteht darin, dass sich dieses Zeitverhalten in Fertigungsprozessen nicht exakt vorhersagen lässt“, sagt Polian. „Werden beispielsweise 100.000 Schaltungen desselben Typs in derselben Fertigungsstraße hergestellt, dann können sie trotz der gleichen Funktionalität ein völlig unterschiedliches Zeitverhalten aufweisen. Unterschiede von bis zu 20 Prozent sind nicht außergewöhnlich – und aus Sicht der Qualitätssicherung eine enorme Herausforderung.“

Im ihrem Beitrag schlagen die Autoren ein Verfahren zur automatischen Erzeugung von Testmustern (Automatic Test Pattern Generation, ATPG) vor. Die Fähigkeit von Testmustern, defektbehaftete Schaltungen sicher zu identifizieren, wird mit sogenannten Fehlerüberdeckungs-Metriken quantifiziert. Diese lassen sich allerdings nur für Schaltungen mit bekanntem Zeitverhalten genau berechnen. Der neue Ansatz verallgemeinert das Konzept der Fehlerüberdeckung auf Großserien von hergestellten Schaltungen mit variablem und im Voraus nicht exakt feststehendem Zeitverhalten.

„Die generierten Testmuster erreichen oder übertreffen eine vom Hersteller vorgegebene Fehlerüberdeckung gemäß der verallgemeinerten Definition“, fasst Ilia Polian zusammen. Ihre Wirksamkeit wurde durch Simulationsexperimente auf mittelgroßen industriellen Schaltungen der Firma NXP Semiconductors validiert. Die vorgestellte Software zur Testmustergenerierung beinhaltet Werkzeuge zur Charakterisierung und Simulation von Fertigungsdefekten, die in den beteiligten Arbeitsgruppen entwickelt wurden und auf neuesten Fortschritten im Bereich der sogenannten Booleschen Erfüllbarkeitsverfahren (SAT-ATPG) und hochparallelen Simulationsverfahren auf Mehrkerne-Grafikkoprozessoren (GPGPU) basieren.

Die ausgezeichnete Arbeit stellt ein Hauptergebnis des von der Deutschen Forschungsgemeinschaft (DFG) geförderten Verbundprojekts „RealTest“ dar, an dem neben den Universitäten Passau, Freiburg und Stuttgart auch die Universität Paderborn und das Fraunhofer IIS-EAS in Dresden beteiligt waren und das vor wenigen Monaten zu Ende gegangen ist.

Die Preisverleihung findet beim nächstjährigen ETS in Cluj (Rumänien) statt. Die ETS ist die führende europäische Tagung zum Thema Testmethoden und Zuverlässigkeit von elektronischen Schaltungen und Systemen, die seit 1996 jährlich abwechselnd in europäischen Ländern stattfindet und von ca. 200 Teilnehmern besucht wird.

Die Arbeit wird in Kürze auf IEEE Xplore (ieeexplore.ieee.org) zugänglich gemacht. Die vollständige Referenz lautet:
Matthias Sauer, Ilia Polian, Michael Imhof, Abdullah Mumtaz, Eric Schneider. Alexander Czutro, Hans-Joachim Wunderlich, and Bernd Becker, „Variation-aware Deterministic ATPG,“ Proceedings IEEE European Test Symposium, Paderborn, 2014.

Rückfragen zu dieser Pressemitteilung richten Sie bitte an das Referat für Medienarbeit der Universität Passau, Tel. 0851 509-1439.

http://ieeexplore.ieee.org