Schlaueres Caching bringt mehr Prozessorleistung

Eine schlauere Nutzung des in Multicore-Prozessoren verbauten Cache-Speichers kann gleichzeitig die Leistung steigern und den Energiebedarf reduzieren, so Forscher am Massachusetts Institute of Technology (MIT) und der University of Connecticut.

Die Informatiker haben in aktuellen Arbeiten zwei unterschiedliche Ansätze entwickelt, die jeweils mit zusätzlichen Schaltkreisen die Arbeit des Chips überwachen und den Prozessor-Cache besser verwalten. Dadurch sinken Ausführungszeiten und Stromverbrauch. Das Team will nun beide Methoden in einem Chipdesign vereinen.

Veränderte Cache-Nutzung
In modernen Multicore-Chips sind üblicherweise private Speicherbänke für jeden Kern ebenso verbaut wie der sogenannte „Last-Level-Cache“ (LLC). Auf diese über den Chip verteilten Speichereinheiten hat jede Recheneinheit Zugriff. Eine diese Woche im Rahmen des 20. IEEE International Symposium on High Performance Computer Architecture http://hpca20.ece.ufl.edu präsentierte Arbeit setzt nun darauf, den LLC nicht als eine große Speicherbank, sondern quasi als Erweiterung des privaten Speichers zu behandeln.

Dieser Ansatz ist speziell dann nützlich, wenn zwei Kerne die gleichen Daten nutzen, aber nur selten Informationen austauschen. Normalerweise müssen die Recheneinheiten die Daten von den gleichen, willkürlich über den Chip verteilten Speicherbereichen beziehen, was wertvolle Zugriffszeit kostet. Der neue Trick ist, für jeden Kern eine eigene Kopie in einem physisch nahegelegenen LLC-Bereich abzulegen. Dadurch geht der Datenzugriff schneller, die Performance wird besser. Laut den Forschern sinken Ausführungszeiten und Energieverbrauch im Schnitt um sechs beziehungsweise 13 Prozent.

Zwei Tricks, ein Chip
Noch mehr bringt ein bereits im Vorjahr erstmals präsentierter Ansatz, um den Cache effektiver zu nutzen, wenn ein Kern lange mit einem gleichbleibenden Datensatz arbeitet. Wenn die Datenmenge mehr Speicherplatz benötigt als der private Cache bietet, kommt es dann normalerweise zu einem ständigen Datenaustausch mit dem LLC (Swapping). Beim neuen Hardwaredesign dagegen bleibt ein Teil der Daten im privaten Cache, der Rest fix in einem Teil des LLC. Das unterbindet unnötiges Swapping. Den Informatikern nach reduziert der Trick Ausführungszeiten im Schnitt um 15 Prozent und spart ein Viertel der Energie ein.

Beide Methoden zur effektiveren Cache-Nutzung müssen allerdings beobachten, was im Chip passiert, um zu beurteilen, wann und wo Daten sinnvoll im LLC abgelegt werden müssen. Das erfordert in beiden Fällen Schaltkreise, die etwa fünf Prozent der LLC-Fläche ausmachen. Doch ist das aufgrund fortschreitender Miniaturisierung längst kein so wichtiger Faktor wie die Reduktion unnötiger Datentransfers, so George Kurian, Informatik-Doktorand am MIT. Er arbeitet mit seinen Kollegen nun daran, die jeweils erforderlichen Monitoring-Schaltkreise beider Methoden so zu integrieren, dass ein Chip effektiv beide Tricks nutzen kann.