Asynchrones Schaltungsdesign steigert die elektronische Sicherheit

Chipkarten kommen heute verbreitet zum Einsatz, sind aber unterschiedlichen Manipulationsversuchen ausgesetzt. Daraus ergeben sich neue Anforderungen an ihre Sicherheit, insbesondere im Bereich der Finanztransaktionen. Eine neu entwickelte asynchrone Schaltungstechnik mit der Bezeichnung „Dual-Rail-Logik“ soll einen erhöhten Schutz vor Versuchen zum Missbrauch von Chipkarten bieten.

Herkömmliche Chipkarten sind Single-Chip-Prozessoren, die nach bestimmten Sicherheitsaspekten ausgelegt wurden und durch zwei Manipulationsarten gefährdet sind, nämlich die invasive und die nichtinvasive Manipulation. Die erste Art besteht in einer physischen Manipulation des Chips, etwa das Bohren von Löchern mit Hilfe von fokussierten Ionenstrahleni zum Einbringen von mikroskopisch kleinen Sonden, über die auf die internen Signale zugegriffen werden kann. Bei nichtinvasiven Attacken, bei denen die Leistungsaufnahme oder die benötigte Transaktionszeit beobachtet wird, kann auf gespeicherte Informationen geschlossen werden.

Bei den meisten Attacken wird das Taktsignal des Chips als Referenzsignal für unberechtigte Zugriffe auf die Karte verwendet. Solange mit einem solchen Taktsignal gearbeitet wird, werden Attacken noch häufiger vorkommen und leichter zu bewerkstelligen sein. Anstatt von synchron arbeitenden Schaltungen, bei denen das Taktsignal zur zentralen Synchronisation dient, wurde in einem von der EU finanzierten Projekt selbstgetaktete Logikschaltungen verwendet, um so die Sicherheit der Prozessoren zu optimieren. Komkret wurden neue, verbesserte Schaltungen in asynchroner Architektur entwickelt, die auf einer Dual-Rail-Logik basieren, bei der die Gültigkeit von Daten von bestimmten Kodierverfahren abhängt.

Einer der entscheidenden Vorteile dieser Schaltungen liegt darin, dass sie im Betrieb, also beim Wechsel zwischen den einzelnen Logikzuständen, mit konstanter Leistungsaufnahme – also weniger datenabhängigen Leistungsschwankungen – arbeiten. Diese Schaltungen bieten außerdem einen hohen Schutz gegen absichtlich herbeigeführte Fehlfunktionen. In Fällen, in denen im Zielgerät durch Einprägen von Transienten (Strom- oder Spannungsspitzen) der Ausfall eines Bauelements herbeigeführt werden soll, wird hierdurch automatisch ein Reset oder eine Sicherheitsblockierung des Geräts ausgelöst.

Diese neue Entwicklung einer fehlersensitiven asynchronen Logik wurde in einem 16-Bit-Prozessor (XAP) und einem 32-Bit-Prozessor (ARM) implementiert und validiert. Es wird erwartet, dass die Anwendung dieser Technologie die Sicherheit von Chipkarten gegen nichtinvasive Attacken in einem breiten Anwendungsspektrum, das von Geräten zur Erzeugung elektronischer Unterschriften bis zu Fahrer-Identifikationskarten für Fahrzeuge reicht, maßgeblich verbessern wird. Die patentierte Technologie wird für Kooperationen unterschiedlicher Art angeboten.

Kontaktangaben
MOORE, Simon (Dr)

University of Cambridge
Computer Laboratory
University Lecturer
JJ Thomson Avenue
CB30FD
Cambridge
UNITED KINGDOM
Tel: +44-1223-334657
Fax: +44-1223-334678
Email: simon.moore@cl.cam.ac.uk