Von der Schaltungsoptimierung zum Nano-Design

Zu den Hauptaufgaben des Entwurfs gehört die Erzeugung der Struktur inklusive der Dimensionierung der Schaltungsparameter. Wie Professor Dr. Daniel Müller vom Lehrstuhl für Entwurfsautomatisierung an der TU München anlässlich der „Analog `06“ verdeutlichte, muss dabei in der Regel ein Kompromiss zwischen den verschiedenen Eigenschaften der Schaltung gefunden werden, da meist eine Eigenschaft nur auf Kosten einer anderen verbessert werden könne.

Um eine möglichst hohe Qualität der Entwurfsergebnisse zu erzielen ist es wünschenswert, eine möglichst große zahl von Struktur- und Dimensionierungsvarianten zu erzeugen. Zu diesem Zweck wurde im Arbeitskreis von Professor Müller ein spezieller Algorithmus entwickelt, der parallele Simulationen und Optimierungen bei einem gleichzeitigen Abgleich der Zielfunktionen umfasst. Im Verglich mit anderen Methoden soll sich das Verfahren durch kurze Rechenzeiten und eine sehr gute Konvergenz auszeichnen.

Defektanalyse von dynamischen Schaltungen

Torsten Coym vom Fraunhofer-Institut für Integrierte Schaltungen, Außenstelle Dresden, verwies in diesem Zusammenhang darauf, dass sich Defekte in integrierten Schaltungen aufgrund von Schwankungen im Herstellungsprozess nie vollständig vermeiden lassen. Auf der Tagung stellte er ein neues Verfahren vor, mit dem sich Hardwarefehler in Analogschaltungen relativ einfach lokalisieren lassen. Seinen Angaben zufolge gestattet das auf einem analogen Fehlersimulator basierende Verfahren auch die Defektanalyse von nichtlinearen, dynamischen Schaltungen.

In einem Gemeinschaftsobjekt zur Verbesserung von Verifikationswerkzeugen, die für den Entwurf von integrierten Schaltkreisen zum Einsatz gelangen, zieht die Reutlinger Robert Bosch GmbH gemeinsam mit Projektgruppen an den Universitäten Siegen, Dresden und Reutlingen an einem Strang. Im Fokus des auf dem Kongress vorgestellten Entwicklungsvorhabens steht eine neue Methode zur vereinheitlichten Darstellung von Randbedingungen des Entwurfs. Mit diesem so genannten Constraint-Engineering-System, kurz CES genannt, ist es erstmals möglich, Verifikationsaufgaben auf einem Komplexitätsniveau zu erarbeiten, das dem der Einzelwerkzeuge bei weitem übersteigt.

Schlüssel zur Genauigkeit bei kleinsten Strukturen

Über Fortschritte auf dem Gebiet der statischen Laufzeitanalyse berichtete Jens Bargfrede von der Münchener Infineon Technologies AG. Das im Englischen als „Static Timing Analysis“ (STA) bezeichnete Verfahren hat für die Verifikation des Zeitverhaltens großer digitaler Schaltungen eine große Bedeutung erlangt. Dabei kommt der Verifikation des Zeitverhaltens im Hinblick auf die Entwicklungskosten eine bedeutende Rolle zu. Wie ein Sprecher des Teams betonte, sei die vollständige Implementierung von „Timing Checks“ das Ziel künftiger Arbeiten. Bei einer Erweiterung des STA-Ansatzes auf die Modellierung gekoppelter Leitungen lasse sich wiederum ein Genauigkeitsvorteil erzielen, der für den Strukturbereich von 90 nm und darunter unumgänglich sei, unterstrich Bargfrede.

Technisches Neuland beim OLED-Design

Über die Herausforderungen beim Design-Aspekte von OLED-Mikrodisplays berichtete Dr. Uwe Vogel vom Dresdner Fraunhofer Institut Photonische Mikrosysteme. Die auf organischen Leuchtdioden basierenden Mikrodisplays erfreuen sich nicht zuletzt wegen des geringen Leistungsverbrauchs insbesondere bei mobilen Anwendungen einer wachsenden Beliebtheit. Der Grund liegt darin, dass sie beste Voraussetzungen für besonders leistungsarme und packungsdicht integrierbare Mikrodisplays bieten und somit für Consumerprodukte in mobilen Anwendungen prädestiniert sind.

„Versucht man das elektrische Verhalten von OLEDs zur Schaltungsanalyse zu modellieren, stößt man auf das Problem, dass in Netzwerkanalyse-Programmen zurzeit keine OLED-Modelle integriert sind“, beschrieb Vogel ein Manko des Designs. Das elektrische Verhalten von OLEDs sei aber dem Verhalten von Halbleiterdioden ähnlich, so dass die Standarddiodenmodelle als Basis verwendet werden könnten. Zu den bislang ungelösten Problemen gehöre die Strukturierung von OLEDs in Dimensionen unterhalb von 30 µm. Einen Ausweg biete der Verzicht auf Strukturierung bei Wahrung der optischen Separation zwischen den Pixeln und damit des Kontrastes.