Innovative Schaltungsentwicklungen für hochleistungsfähige Kommunikationsanwendungen

Auf der ESSCIRC 2003 war Infineon – neben zwei Plenarvorträgen auf Einladung hin – mit sechs wissenschaftlichen Vorträgen und einer Poster-Präsentation prominent vertreten. Die Titel und kurzen Zusammenfassungen der präsentierten Halbleiter-Schaltungsentwicklungen von Infineon sind im Folgenden aufgeführt:

A Fully Integrated 5.3GHz, 2.4V, 0.3W SiGe Bipolar Power Amplifier with 50 Ohms Output

Ein HF-Leistungsverstärker mit 4,8 – 5,7 GHz wurde präsentiert, der auf Basis eines 0,35-µm-SiGe-Prozesses gefertigt wurde. Der zweistufige Push-Pull-Leistungsverstärker nutzt zwei On-chip-Umsetzer für die Eingangs-Symmetrieübertragung und die Anpassung der Zwischenstufe. Weiterhin sind drei Spulen für die LC-Ausgangs-Symmetrieübertragung und die HF-Drossel integriert. Damit benötigt der Leistungsverstärker keinerlei weitere externe Komponenten. Bei Ausgangsspannungen von 1,0 V, 1,5 V und 2,4 V werden bei 5,3 GHz Ausgangsleistungen von 17,7 dBm, 21,6 dBm und 25 dBm erreicht. Die entsprechende Leistungseffizienz ist 15,6 %, 22,4 % bzw. 24 %. Die Kleinsignalverstärkung beträgt 26 dB.

A 50GHz Direct Injection Locked Oscillator Topology as Low Power Frequency Divider in 0.13µm CMOS

In dem Vortrag wurde eine „injection locked” Oszillator-Topologie vorgestellt, die auf MOS-Schaltern basiert, die direkt mit dem LC-Schwingkreis von üblichen LC-Oszillatoren gekoppelt sind. Durch das direkte Injection-Locking-Schema werden eine sehr geringe Eingangskapazität und gute HF-Eigenschaften erreicht. Die Performance des Direct-Locking wurde durch zwei Testschaltungen verifiziert, die in 0,13-µm-Standard-CMOS gefertigt wurden. Mit einer Leistungsaufnahme von nur 3 mW teilt der eine Oszillator 50 GHz durch 2 mit einem Nachziehbereich von 80 MHz. Der zweite Oszillator mit einem Schwingkreis geringerer Güte teilt 42 GHz durch 2 mit einem Nachziehbereich von 1,5 GHz.

A Quad-Band Low Power Single Chip Direct Conversion CMOS Transceiver with Sigma-Delta-Modulation Loop for GSM

Hier wurde ein integrierter Quad-Band-GSM-Transceiver vorgestellt, der mit einer neuen Sigma-Delta-Modulator-Architektur auf Basis einer 0,13-µm-CMOS-Technologie entwickelt wurde. Die GSM-Spezifikationen werden bei einem Phasenfehler von weniger als 1,6 ° über alle Bänder eingehalten. Der integrierte VCO (spannungsgesteuerte Oszillator) arbeitet bei 4 GHz, wobei die genaue Frequenz mit 10 bit Genauigkeit programmiert werden kann. Die Ausgangsleistung des Senders ist 8 dBm und durch das geringe Phasenrauschen ist für den Transceiver kein SAW-Filter erforderlich. Der Empfänger weist eine konstante Verstärkung von 57 dB auf und kommuniziert über einen 14-bit-AD-Wandler mit einem Basisband-Prozessor. Für den Chip im 48poligen VQFN-Gehäuse beträgt das Rauschen in allen Bändern typischerweise weniger als 3 dB. Die Leistungsaufnahme im Übertragungsmodus beträgt nur 210 mW und für den Empfänger 250 mW.

Comparision of Distance Mismatch and Pair Matching of CMOS Devices

Dieser Vortrag vergleicht die Parametervariationen von Widerständen und Transistoren in 0,13-µm-CMOS für räumlich auf einem Chip entfernt platzierte Bauelemente und für Bauelementepaare bei identischem Layout. Diese Bauelement-Parametervariationen werden in Abhängigkeit von ihrem räumlichen Abstand mit Hilfe eines Gradienten beschrieben. Dieser Parameter muss bei Mixed-Signal-Schaltungen mit kurzen Transistorkanälen oder schmalen Widerständen berücksichtigt werden. Der Parameter wächst in zunehmendem Maße bei Verringerung der kritischen Baustein-Geometrien wie z.B. der Kanallänge. Der Vortrag gibt einen quantitativen Vergleich für solche Parametervariationen in bezug auf die Abstände und Fertigungsztoleranzen benachbarter Paare. Diese Ergebnisse sind grundlegende Eingangsdaten für Schaltungssimulatoren und dienen als Richtlinien für das Schaltungs-Design.

A 15MHz Bandwith Sigma-Delta ADC with 11 Bits of Resolution in 0.13µm CMOS

Hier wurde ein breitbandiger, zeitkontinuierlicher Sigma-Delta-AD-Wandler in 0,13-µm-CMOS-Technologie präsentiert. Die aktiven Schaltungsblöcke bestehen nur aus Standardbauelementen mit regulärer Einsatzspannung. Die Schaltung ist für breitbandige Applikationen wie Video oder Mobilfunk-Basisstationen ausgelegt. Die Architektur der vierten Generation nutzt einen Filter auf Operationsverstärker-RC-Basis und einen internen 4-bit-Quantizer. Bei einer Taktfrequenz von 300 MHz erreicht der Wandler einen Dynamikbereich von 11 bit und eine Bandbreite von 15 MHz. Die Leistungsaufnahme beträgt 70 mW bei 1,5-V-Versorgung.

A 20Gb/s 82mW One-Stage 4:1 Multiplexer in 0.13µm CMOS

In diesem Vortrag wurde ein komplett integrierter, schneller 4:1-Multiplexer mit geringer Leistungsaufnahme auf Basis eines 0,13-µm-CMOS-Prozesses vorgestellt. Die Schaltung nutzt eine neue Architektur mit vier Eingangsdatenströmen, die in einer Ausgangsstufe kombiniert werden. Impulse mit einem Tastverhältnis von 25 % wählen die Eingänge aus, die am Multiplexer-Ausgang erscheinen. Die geringere Anzahl an erforderlichen Logikgattern ermöglicht ein stromsparendes Design. Weniger kritische Timing-Bedingungen sind ein weiterer Vorteil der einstufigen Multiplexer-Topologie. Der Multiplexer arbeitet von Gleichspannungssignalen bis hinauf zu 20 Gbit/s und benötigt nur 82 mW.

A 10-Bit, 3mW Continuous-Time Sigma-Delta ADC for UMTS in a 0.13µm CMOS Process

In dieser Präsentation wurde ein zeitkontinuierlicher Sigma-Delta-Wandler mit 10 bit Auflösung für UMTS vorgestellt. Es wurde eine leistungseffiziente Implementierung eines Multibit-Modulators dritter Ordnung gezeigt. Durch die Feedforward-Architektur und eine dynamische Quantisierungsanpassung kann die Leistungsaufnahme reduziert werden. Mit 104 MHz getaktet erreicht der Sigma-Delta-AD-Wandler in 0,13-µm-CMOS-Technologie ein maximales Signal/Rausch-Verhältnis (SNR) von 60 dB bei einer Signal-Bandbreite von 2 MHz. Bei einer Versorgungsspannung von 1,2 V benötigt die Schaltung nur 3 mW.