Das GALAXY- Projekt bringt den GALS-Design-Flow für Chip-Integration voran

Im Juni 2008 hat die Europäische Kommission den erfolgreichen Projektstart des Projektes „GALS Interface for Complex Digital System Integration“ (GALAXY) bestätigt und sich über die ersten Ergebnisse zufrieden gezeigt.

Das GALAXY-Projekt wird im 7. EU-Forschungsrahmenprogramm (2007-2013), Objective ICT-2007.3.3: Embedded System Design gefördert und noch bis Ende 2010 laufen.

Das Projekt wird von einem Konsortium durchgeführt, wobei das IHP (Deutschland) Konsortialführer ist. Von den insgesamt 4 Millionen EURO Projektumfang werden 2,9 Millionen EURO durch die Europäische Kommission gefördert; den Rest finanzieren die Projektpartner: IHP, Universität Manchester (GB), Universität Bologna (Italien), EPFL (Schweiz), Silistix (GB) und Infineon Technologies AG (Deutschland).

Das Projekt zielt auf einen integrierten Global-Asynchronous-Locally-Synchronous-Design-Flow (GALS) mit neuen Network-on-Chip-Architekturen (NoC). Im Projekt werden die Möglichkeiten des GALS-Ansatzes zur Lösung von Problemen der System-Integration evaluiert. Die Ergebnisse werden durch Implementierung eines komplexen drahtlosen Kommunikations-Systems demonstriert.

Hohe Komplexität und Performance sowie die Notwendigkeit zur Reduzierung des Energieverbrauchs und der elektromagnetischen Interferenz (EMI) bedeuten für die Designer komplexer Chips sehr große Herausforderungen. Des Weiteren ergeben sich zusätzliche Herausforderungen im Embedded-System-Design durch die technische Entwicklung hin zur Nano-Technologie. Chip-set Entwerfer und System Ingenieure müssen sich immer mehr diesem Herausforderungen stellen. Die GALS-Design-Methodik ist dafür eine sehr vielversprechende Option.

Was bedeutet GALS? Momentan arbeitet die Mehrheit der digitalen Chips synchron; d.h. ein gemeinsames Taktsignal synchronisiert alle Einheiten. Es gibt aber Fälle, in denen Systemblöcke zwar intern synchron arbeiten, jedoch asynchron kommunizieren. In solchen Fällen besteht keine Notwendigkeit für ein gemeinsames Taktsignal, welches alle Blocke synchronisiert. Solche Systeme bezeichnet man als GALS-Systeme.

Im Rahmen des Projektes soll gezeigt werden, dass die GALS-Methodik leistungsfähige Lösungen für die System-Integration liefert. Ziel ist das GALS-System-Design durch Bereitstellung eines interoperablen Frameworks zu unterstützen, das zwischen bestehenden offenen oder kommerziellen CAD-Werkzeugen vermittelt. Zu erforschen sind darüber hinaus die Eigenschaften von GALS hinsichtlich bestehender Probleme der System-Integration sowie zur Reduzierung der EMI und des Energieverbrauchs.

Eine vielversprechende Ziel-Plattform wird im Bereich der NoCs gesehen. Innerhalb des Projektes werden unterschiedliche Ansätze zur Implementierung GALS-tauglicher NoC-Plattformen erforscht und mit voll-synchronen Implementierungen verglichen. Der NoC-Design-Flow wird dabei in den GALS-Design-Flow integriert.

Milos Krstic, Projekt-Koordinator am IHP, ist sicher: „Durch die Erweiterung der bestehenden Expertise in Richtung heterogener Design-Methoden stärkt das Projekt die Europäische Wettbewerbsfähigkeit. Für zukünftige komplexe Embedded-Systems wird die GALS-Technologie als Integrationstechnik eine große Rolle spielen.“