Innovative Halbleiterarchitektur eröffnet neue Ära der Nanoelektronik

Die ständig wachsende Integration bei der Schaltkreisherstellung stellt immer neue Anforderungen an kleinflächige Transistoren. Denn je kleiner die Fläche, umso stärker wird der Betrieb des Gerätes von physikalischen Effekten in kleinem Maßstab beeinflusst. Diese Effekte treten normalerweise auf, wenn zur Verringerung der Komplexität miniaturisierte Multifunktionskomponenten in hochgradig integrierte Schaltkreise eingebaut werden.

Transistoren sind die Grundbestandteile eines jeden integrierten Schaltkreises und spielen eine große Rolle für die ordnungsgemäße Funktion des gesamten mikroelektronischen Geräts. Zu den am häufigsten verwendeten Transistoren zählen die Metalloxidhalbleiter-Feldeffekttransistoren (Metal Oxide Semiconductor Field Effect Transistors – MOSFETs). Die Komponenten dieser Transistoren bewegen sich bereits im Nanometerbereich. Sie wurden umfangreichen Analysen unterzogen, um sie für einen zuverlässigen Betrieb des Gerätes zu optimieren.

Die Höhe des Silicidkontakts in der Schottkyschen Sperrschicht ist einer der wichtigsten Schwerpunkte im Bereich der Source/Drain-Technik, um eine gute Stromleitfähigkeit zu erreichen. Bei Schottkyschen Source/Drain-MOSFET-Transistoren werden anstelle der normalerweise eingesetzten/verbreiteten hochdotierten Regionen für die Source/Drain-Architektur Silicidregionen eingesetzt, die sich wie Metalle verhalten. Darüber hinaus weist eine silicidreiche P-Type-Source/Drain-Architektur mit einer geringen Höhe der Schottkyschen Sperrschicht auch eine hohe innere thermische Stabilität auf.

Im Rahmen des SODAMOS-Projektes wurde eine Reihe akkumulierter MOSFETs mit einer niedrigen Schottkyschen Sperrschicht auf Silizium-auf-Isolator-Basis (SOI) entwickelt, optimiert und hergestellt, um die mit der Source/Drain-Architektur verbundenen Probleme zu lösen. Im Vergleich zu herkömmlichen Architekturen zeigte diese Technologie bessere Leistungen in Bezug auf die Immunität gegenüber Kurzkanaleffekten, eine geringere Empfindlichkeit gegenüber der Fluktuation von Dotierungsstoffen sowie einen geringeren source/drain-spezifischen Kontaktwiderstand. Außerdem stellte sich heraus, dass die Schottkyschen Source/Drain-Kontakte in der Lage waren, Probleme mit Hinsicht auf die strenge Kontrolle der Source/Drain-Dotierung zu verhindern.

Im Hinblick auf die Herstellung der Materialien zeigte sich, dass die Entwicklung der elementaren Pt-Blöcke mit aktuellen CMOS kompatibel ist, die bereits auf Prozesslinien laufen. Dadurch weist dieses Laborkonzept ein hohes Potential auf, sich zu einer für die Industrie attraktiven Lösung zu entwickeln. Außerdem erfüllt diese Innovation die Anforderungen der International Technology Roadmap for Semiconductors (ITRS), die auf die 35nm und schließlich die 22nm Technologieschnittstelle hinarbeitet.

Kontaktangaben

Dr. Emmanuel Dubois
IEMN/ISEN/CNRS
Avenue Poincare, Cite Scientifique
59652 Villeneuve d’Ascq, Frankreich
Tel: +33-3-20197916
Fax: +33-3-20197884
Email: emmanuel.dubois@isen.iemn.univ-lille1.fr